lVHDL課程設計教學(xué)改革的論文
【摘要】電子通信等信息類(lèi)專(zhuān)業(yè)注重所學(xué)理論與實(shí)踐動(dòng)手能力相結合，在VHDL課程設計教學(xué)中更應該注重這點(diǎn)。將MAX-plusⅡ仿真引入VHDL課程設計教學(xué)中，以一個(gè)具體的二人搶答器電路設計仿真實(shí)例進(jìn)行展開(kāi)，可形成理論學(xué)習與動(dòng)手實(shí)踐相結合的創(chuàng )新教學(xué)模式。該模式不僅可以使VHDL課程設計教學(xué)變得生動(dòng)靈活，更加有利于提高學(xué)生們的創(chuàng )新創(chuàng )造、動(dòng)手實(shí)踐能力，增強教與學(xué)之間溝通，從而提高VHDL課程設計的教學(xué)效果。
【關(guān)鍵詞】MAX-plusⅡ仿真；VHDL；課程設計；教學(xué)改革
VHDL為高速集成電路硬件描述語(yǔ)言，VHDL支持自頂向下的設計，具有系統硬件描述能力強、系統仿真能力強等特點(diǎn)。VHDL為電子通信等信息類(lèi)專(zhuān)業(yè)的必備專(zhuān)業(yè)課程，與模擬/數字電路、單片機、DSP、FPGA等課程緊密聯(lián)系，是一條聯(lián)系理論學(xué)習與實(shí)踐應用的紐帶。MAX-plusⅡ是由Altera公司開(kāi)發(fā)，適合于中小規模的可編程邏輯器件的開(kāi)發(fā)，操作簡(jiǎn)單，應用廣泛。本文將MAX-plusⅡ仿真應用于VHDL課程設計教學(xué)改革中，可使VHDL課程設計教學(xué)過(guò)程變得生動(dòng)靈活，更加有利于提高學(xué)生們的創(chuàng )新創(chuàng )造、動(dòng)手實(shí)踐能力。本文以設計一種典型的二人搶答器為例，對這種靈活的教學(xué)模式進(jìn)行了詳細的闡述。
1.VHDL的程序結構
對于VHDL程序而言，它的完整的程序結構包含以下幾個(gè)部分：庫、包、實(shí)體、結構體。在VHDL程序當中，已經(jīng)編譯好的包集合、實(shí)體、結構體等都存放在庫中，程序當中庫的存在，可以使編程者利用已經(jīng)編譯過(guò)的設計，這將避免重復操作，大大減小編程的工作量。實(shí)體通常是用來(lái)定義所需電路的輸入接口、輸出接口；實(shí)體定義的只是電路的輸入輸出引腳，不能具體描述電路的構造及能實(shí)現的功能。實(shí)體聲明需滿(mǎn)足以下格式：ENTITY實(shí)體名ISPORT(端口n：端口方向端口類(lèi)型)；END［實(shí)體名］；對于實(shí)體名而言，它必須與文件名保持一致，否則在編譯的時(shí)候將會(huì )出現錯誤；端口名是編程者對每個(gè)外部引腳設定的名稱(chēng)，命名沒(méi)有特殊規定；端口方向是用來(lái)定義外部引腳的信號方向是處于輸入狀態(tài)還是輸出；結構體通常是用來(lái)描述所需設計電路的內部功能，結構體的語(yǔ)法格式如下：ARCHITECRURE結構體名OF實(shí)體名IS［聲明語(yǔ)句］BEGIN功能描述語(yǔ)句END［結構體名］需要特別注意的是，實(shí)體和結構體是一對多的關(guān)系，即在一定時(shí)間內，一個(gè)實(shí)體可以對應多個(gè)結構體，但是，一個(gè)結構體只能被一個(gè)實(shí)體所調用。我們可以通過(guò)配置來(lái)決定當前使用哪一個(gè)具體的結構體來(lái)進(jìn)行仿真。不同于實(shí)體的命名（實(shí)體名必須與聲明部分名字相同），我們可以自由選擇結構體的命名，但是當一個(gè)實(shí)體包含有多個(gè)結構體時(shí)，每個(gè)結構體之間的命名不能相同。
2.基于MAX-plusⅡ仿真的二人搶答器
搶答器是競賽時(shí)常見(jiàn)儀器，它是一種簡(jiǎn)單的優(yōu)先判決器電路。當主持人提出問(wèn)題后，2位選手可以在最短時(shí)間內做出判斷是否搶答，決定搶答后可按下按鍵便可回答主持人所提問(wèn)題。當2位選手中有一位按下按鍵后，顯示器電路上便顯示該選手的序號，另一位選手再按下按鍵無(wú)效。此輪答題完畢后，便可進(jìn)入下一輪搶答。圖2展示了基于MAX-plusⅡ仿真的二人搶答器的功能模塊圖和電路原理圖。在功能模塊中，搶答器有兩個(gè)輸入端口，START代表主持人信號；XUAN代表參賽選手信號，這里面包含了參賽選手1和參賽選手2；搶答器有一個(gè)輸出端，RESULT代表通過(guò)搶答器后的搶答結構信號，它包含了參賽選手1和參賽選手2是否搶答成功的結果。另外，CLR為復位信號，CLR=0時(shí)表示系統復位，CLR=1時(shí)表示系統處于正常工作狀態(tài)。圖2為基于MAX-plusⅡ仿真得到的二人搶答器的波形仿真圖。從圖2中可以看出，當時(shí)間處于0-20ns時(shí)，由于START=0，此時(shí)代表主持人沒(méi)有宣布開(kāi)始；從20ns以后，START=1，主持人宣布開(kāi)始，這以后的時(shí)間都是處于可搶答狀態(tài)。當輸入信號為00（20ns-40ns），兩位選手都沒(méi)有搶答，輸出結果為00；當輸入信號為01（40ns-60ns），此時(shí)1號選手沒(méi)有搶答，0號選手搶答，輸出結果為01，但是此時(shí)輸出有10ns左右的延遲。當輸人信號為11時(shí)，輸出為10，但是出現了延遲和毛刺。根據以上分析，這基本實(shí)現了2人搶答器的功能。
3.基于MAX-plusⅡ的VHDL課程設計教學(xué)改革問(wèn)題
MAX-plusⅡ仿真為VHDL課程設計提供了極大的便利，可以利用虛擬的電路實(shí)驗來(lái)進(jìn)行課程設計教學(xué)改革，學(xué)生在這過(guò)程中可以自由設計電路并進(jìn)行仿真，這將鍛煉學(xué)生的動(dòng)手實(shí)踐能力，激發(fā)學(xué)生們的創(chuàng )新創(chuàng )造意識，增強教與學(xué)的溝通，提高VHDL課程設計的教學(xué)效果。但是，有幾個(gè)問(wèn)題還是需要注意：（1）必須加強實(shí)驗室的平臺建設，實(shí)驗室不僅需要配備高性能計算機來(lái)改善硬件平臺，更加需要注意的是，需要配備適合學(xué)生使用的`VHDL硬件仿真電路箱，購買(mǎi)正版MAX-plusⅡ仿真軟件。（2）開(kāi)發(fā)實(shí)驗室管理系統，增強課程設計的管理力度；加強考勤力度，課程設計的主戰場(chǎng)不是在實(shí)驗室，而是在于學(xué)生在一定時(shí)間內的積累，動(dòng)員學(xué)生利用自己的電腦在課余時(shí)間進(jìn)行仿真。課程設計題目需要經(jīng)常更新，杜絕學(xué)生直接不經(jīng)思考，直接在網(wǎng)上拷貝程序進(jìn)行仿真運行的現象，重點(diǎn)加強仿真之后硬件電路實(shí)現的動(dòng)手能力訓練。（3）VHDL程序規則不需要死記硬背，只需重點(diǎn)掌握常見(jiàn)語(yǔ)句，只有通過(guò)不斷的練習才可以積累大量的電路設計應用經(jīng)驗。所有的VHDL語(yǔ)句都可以用來(lái)進(jìn)行MAX-plusⅡ仿真，但是只有一部分語(yǔ)句才能用于硬件實(shí)現。VHDL課程設計題目設置要難度適中，所有仿真過(guò)程必須要能在VHDL硬件仿真電路箱實(shí)現。
4.結語(yǔ)
本文采用MAX-plusⅡ作為VHDL課程設計的仿真工具，以二人搶答器電路設計仿真為例，討論了MAX-plusⅡ仿真在VHDL課程設計教學(xué)改革中的應用問(wèn)題。通過(guò)引入MAX-plusⅡ仿真到VHDL的虛擬實(shí)驗輔助教學(xué)中，不僅可以提高學(xué)生開(kāi)發(fā)VHDL電路的動(dòng)手實(shí)踐能力，更加有利于激發(fā)學(xué)生們的創(chuàng )新創(chuàng )造意識；這將大大增強教與學(xué)之間的溝通，提高VHDL課程設計的教學(xué)效果及教學(xué)質(zhì)量。
【lVHDL課程設計教學(xué)改革的論文】相關(guān)文章：
淺論如何促進(jìn)“混凝土結構”課程設計教學(xué)改革論文06-20
測控專(zhuān)業(yè)課程設計教學(xué)改革研究論文06-15
課程設計論文04-12
網(wǎng)絡(luò )課程設計論文04-13
論文課程設計謝詞03-20
linux課程設計論文04-10
綜合課程設計論文04-10
課程設計論文模板04-10
課程設計論文致謝02-02